• vivado安装-2018.3

    Vivado 安装-2018.3一、安装vivado2018.3安装包解压缩 双击打开文件,路径只能由数字、字母、下划线组成,双击打开xsetup进行安装。  &nb...

    yummy 2024-02-01 18:03:48阅读:322
  • RTOS操作系统多任务

    一、实验目的调用ZYNQ处理器核GPIO输入输出模块,在SDK下,基于RTOS多任务操作系统开发软件代码。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.新建bd文件2. 配置ZYN...

    yummy 2022-05-05 09:17:46阅读:919
  • ARM开发之SD卡文件系统读写

    一、实验目的调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为:输入一个信号,输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新建bd文件添加IP模块双击...

    yummy 2022-05-04 16:57:22阅读:864
  • ARM的GPIO中断

    一、实验目的调用ZYNQ处理器,导出硬件到SDK 进行软件开发,使用GPIO输入的中断机制进行按键读取。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1. 打开IP Catalog,...

    yummy 2022-05-03 16:40:24阅读:712
  • ARM使用GPIO

    一、实验目的新建一个FPGA工程,调用ZYNQ处理器,然后导出硬件到SDK开发,然后使用软件驱动GPIO的输入输出。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.打开IP Cata...

    yummy 2022-05-03 14:40:46阅读:783
  • ARM开发之hello world 串口打印

    一、实验目的新建FPGA开发工程,然后调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为:输入一个信号,输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新...

    yummy 2022-05-03 13:15:22阅读:804
  • 使用FPGA做串口收发实验

    一、实验目的使用全双工串口通过时钟分频,产生串口波特率时钟,然后通过起始、结束比特位控制一个字节数据的收发。二、Vivado工程新建三、串口时序简介通信原理:通过一根总线发送到接收端通信过程:空闲...

    yummy 2022-05-02 12:59:11阅读:816
  • 使用锁相环时钟IP核

    一、实验目的调用锁相环ip通过输入的50M时钟产生100M甚至更高的时钟源。在学会在Vivado下调用IP核。实现效果:锁相环时钟输出,最后驱动水流灯模块。二、ZYNQ工程的建立1. 击...

    yummy 2022-05-01 23:09:17阅读:596
  • 使用SDK固化FLASH代码固化

    一、实验目的:实现对设计生成的bit流,固化到FPGA启动配置的FLASH内。固化后,上电即可自动配置bit文件,掉电不丢失。二、ZYNQ工程建立三、固化前准备工作—ZYNQ处理器调用ZYNQ芯片...

    yummy 2022-05-01 10:32:04阅读:660
  • FIFO读写ILA在线调试

    一、实验目的    实现在线调试FPGA的IP核ILA,在FPGA运行的时候抓取逻辑信号波形做分析。二、ZYNQ工程建立三、新建Verilog文档搜索 IP Catalog调用...

    yummy 2022-04-30 16:29:21阅读:603