最新动态
  • 全连接神经网络
  • 全连接神经网络C语言实现
  • 卷积神经网络
  • 单核通道单卷积
  • 全连接神经网络
  • 全连接神经网络C语言实现
  • 卷积神经网络
  • 单核通道单卷积
精选导读
  • 单通道池化

    单通道池化

    #include<stdio.h> #defi...

  • padding全零填充

    padding全零填充

    #include<stdio.h> #defi...

  • 点亮LED灯

    点亮LED灯

    我们用按键控制LED灯,先了解一下按键和LED灯的原理图如图所示...

  • 组合逻辑—多路选择器

    组合逻辑—多路选择器

    组合逻辑组合逻辑是Verilog HDL设计中的一个重要组成部分...

  • 译码器

    译码器

    译码是编码的逆过程,在编码时,每一种二进制代码都赋予了特定含义,...

  • 半加器

    半加器

    加法器是数字电路中经常用到的一种基本器件,主要用于两个数或者多个...

最新文章
  • vivado安装-2018.3

    Vivado 安装-2018.3一、安装vivado2018.3安装包解压缩 双击打开文件,路径只能由数字、字母、下划线组成,双击打开xsetup进行安装。  &nb...

    yummy 2024-04-12 18:03:48阅读:226
  • 数据库管理系统概论课后习题--第三章 关系数据库标准语言SQL

    第三章课后习题1. 试述 SQL 语言的特点。2. 说明在DROP TABLE时RESTRICT和CASCADE的区别。3. 有两个关系S(A,B,C,D)和T(C,...

    yummy 2024-03-04 11:49:19阅读:376
  • 数据库管理系统概论课后习题--第二章 关系数据库

    第二章课后习题1. 试述关系模型的三个组成部分。  关系模型由关系数据结构、关系操作集合和完整性约束三部分组成。2. 试述关系数据语言的特点和分类。&nbs...

    yummy 2024-03-03 11:59:17阅读:360
  • 数据库管理系统概论课后习题--第一章 绪论

    第一章课后习题1. 试述数据、数据库、数据库管理系统、数据库系统的概念。  (1)数据< Data > :描述事物的符号记录称为数据。数据的种类有数字、文...

    yummy 2024-02-29 15:56:07阅读:413
  • RTOS操作系统多任务

    一、实验目的调用ZYNQ处理器核GPIO输入输出模块,在SDK下,基于RTOS多任务操作系统开发软件代码。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.新建bd文件2. 配置ZYN...

    yummy 2022-05-05 09:17:46阅读:754
  • ARM开发之SD卡文件系统读写

    一、实验目的调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为:输入一个信号,输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新建bd文件添加IP模块双击...

    yummy 2022-05-04 16:57:22阅读:762
  • ARM的GPIO中断

    一、实验目的调用ZYNQ处理器,导出硬件到SDK 进行软件开发,使用GPIO输入的中断机制进行按键读取。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1. 打开IP Catalog,...

    yummy 2022-05-03 16:40:24阅读:638
  • ARM使用GPIO

    一、实验目的新建一个FPGA工程,调用ZYNQ处理器,然后导出硬件到SDK开发,然后使用软件驱动GPIO的输入输出。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.打开IP Cata...

    yummy 2022-05-03 14:40:46阅读:692
  • ARM开发之hello world 串口打印

    一、实验目的新建FPGA开发工程,然后调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为:输入一个信号,输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新...

    yummy 2022-05-03 13:15:22阅读:714
  • 使用FPGA做串口收发实验

    一、实验目的使用全双工串口通过时钟分频,产生串口波特率时钟,然后通过起始、结束比特位控制一个字节数据的收发。二、Vivado工程新建三、串口时序简介通信原理:通过一根总线发送到接收端通信过程:空闲...

    yummy 2022-05-02 12:59:11阅读:714
1 2 3 4 5 6 ››
今日头条

SoC PWM呼吸灯实验手册

实验原理PWM,英文名Pulse Width Modulation。是一种脉宽调制信号,广泛用于LED和电机控制等场合,4.类似于方波,...

FPGA时序分析和约束实例演练一

FPGA组成三要素可编程逻辑块、片内互联线(Programmable interconnect)、输出输出块(I/O)可编程逻辑块是实现...

FPGA时序分析和约束实例演练二

FPGA时序分析和时序约束时序分析:目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。数...

FPGA时序分析和约束实例演练三

分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟?这个需要时序分析来...

FPGA时序分析和约束实例演练四

基于Timequest软件来查看时序报告和分析时序路径查看时序报告,报告时钟、报告时钟最大频率、查看关键路径余量 Report Top...

关注我们

扫一扫关注我们,了解最新精彩内容