热门推荐
-
RTOS操作系统多任务
一、实验目的调用ZYNQ处理器核GPIO输入输出模块，在SDK下，基于RTOS多任务操作系统开发软件... -
使用SDK固化FLASH代码固化
一、实验目的：实现对设计生成的bit流，固化到FPGA启动配...
-
基于I2C协议的EEPROM 驱动控制
I2C通讯协议I2C通讯协议（Inter-Integrate...
最新文章
RTOS操作系统多任务
一、实验目的调用ZYNQ处理器核GPIO输入输出模块，在SDK下，基于RTOS多任务操作系统开发软件代码。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP...
ARM开发之SD卡文件系统读写
一、实验目的调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为：输入一个信号，输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器...
ARM的GPIO中断
一、实验目的调用ZYNQ处理器，导出硬件到SDK进行软件开发，使用GPIO输入的中断机制进行按键读取。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP...
ARM使用GPIO
一、实验目的新建一个FPGA工程，调用ZYNQ处理器，然后导出硬件到SDK开发，然后使用软件驱动GPIO的输入输出。二、ZYNQ工程建立三、新建bd以及ZYNQ...
ARM开发之hello world 串口打印
一、实验目的新建FPGA开发工程，然后调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为：输入一个信号，输出互为相反的两个信号。二、ZYNQ工程建立三、...
使用FPGA做串口收发实验
一、实验目的使用全双工串口通过时钟分频，产生串口波特率时钟，然后通过起始、结束比特位控制一个字节数据的收发。二、Vivado工程新建三、串口时序简介通信原理：通...
使用锁相环时钟IP核
一、实验目的调用锁相环ip通过输入的50M时钟产生100M甚至更高的时钟源。在学会在Vivado下调用IP核。实现效果：锁相环时钟输出，最后驱动水流灯模块。二、...
使用SDK固化FLASH代码固化
一、实验目的：实现对设计生成的bit流，固化到FPGA启动配置的FLASH内。固化后，上电即可自动配置bit文件，掉电不丢失。二、ZYNQ工程建立三、固化前准备...
FIFO读写ILA在线调试
一、实验目的 实现在线调试FPGA的IP核ILA，在FPGA运行的时候抓取逻辑信号波形做分析。二、ZYNQ工程建立三、新建Verilo...
Vivado仿真及呼吸灯
一、实验目的：设计实现呼吸灯，并对代码进行仿真。二、ZYNQ工程建立 1.新建工程，前文有详细的建立工程过程，这里不再赘述...
- 浏览8313
- 文章52
- 评论0
- 周排行
- 月排行
-
半加器
2022-04-01 -
Verilog语法
2022-04-14 -
组合逻辑电路&时序逻辑电路
2022-04-09 -
IIC、UART、SPI比较
2022-04-11 -
译码器
2022-03-31 -
RTOS操作系统多任务
2022-05-05
-
半加器
2022-04-01 -
Verilog语法
2022-04-14 -
组合逻辑电路&时序逻辑电路
2022-04-09 -
IIC、UART、SPI比较
2022-04-11 -
译码器
2022-03-31 -
RTOS操作系统多任务
2022-05-05