I2C通讯协议I2C通讯协议（Inter-Integrated Circuit）是由Philips公司开发的一种简单、双向二线制同步串行总线，只需要两根线即可在连接于总线上的器件之间传送信息。I2C通讯协议和通信接口在很多工程中有广泛的应用，如数据采集领域的串行AD，图像处理领域的摄像头配置，工业控制领域的X射线管配置等等。除之之外，由于I2C占用引脚特别少 …
最新内容
基于Timequest软件来查看时序报告和分析时序路径查看时序报告，报告时钟、报告时钟最大频率、查看关键路径余量 Report Top Failing PathsSlack 建立时间余量From Node 起点、源寄存器To Node 终点，目的寄存器Launch Clock 源寄存器发射数据的时钟Latch Clock 目的寄存器接收数据的时钟Relati …
分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟？这个需要时序分析来解决，通过TimeQuest进行分析时序分析一定是基于某个逻辑设计在该特定器件上经过布局布线之后的网表（该网表包含了设计中每一个逻辑具体在该器件的什么资源上实现，而且还包括该资源在器件内的具体位置，还包括信号从每个节点传输到 …
FPGA时序分析和时序约束时序分析：目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的时序约束告知EDA软件，该设计需要达到怎样的时序指标，然后EDA软件会根据时序约束的各个参数，尽力优化布局布线，以达到该约束的指标。协助EDA软件分析设计的时序路 …
FPGA组成三要素可编程逻辑块、片内互联线（Programmable interconnect）、输出输出块（IO）可编程逻辑块是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片。一个可编程逻辑块基本组成包括：查找表、D触发器、进位链等等。可编程输入输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周，可编程输入 …
41. FPGA中PLL的英文全称是（）42. Timing constraint指的是（）43.在verilog中，假设a=4’b0010， b=4’b1110，则a＆＆b= （）44.时钟约束＂create_clock -name clk100 -period 10 -waveform {0.00 5.00}[get_ports ClkIn]＂表示约束时 …
21. Intel FPGA都有以下哪几个系列（ABCD）A、StratixB、CycloneC、ArriaD、AgileX22. Cyclone V SoCFPGA里有以下哪些资源（ABCD）A、HPS (Hard Process System)B、LABC、时钟资源D、IOB23.以下哪些是组合逻辑电路中常见的逻辑门（ABC）A、异或门B、与门C、与非门 …
1.下列对异步信号进行同步的描述错误的是（C） A、采用保持寄存器加握手信号的方法 B、特殊的具体应用电路结构，根据应用的不同而不同 C、使用锁存器 D、异步FIFO2.FPGA的可编程是主要基于什么结构（A） A、查找表(LUT) B、ROM可编程 C、PAL可编程 D、与或阵 …
数字电路中根据模块层次不同有两种基本的结构设计方法：自底向上的设计方法和自顶向下的设计方法。自底向上自底向上的设计是一种传统的设计方法，对设计进行逐次划分的过程是存在的基本单元出发的，由基本单元构建高层单元，依次向上，直至构建系统。自顶向下从系统级开始，把系统分为基本单元，然后再把每个单元划分为下一层次的基本单元，一直这样做下去，直到直接可以用EDA元件库的 …
加法器是数字电路中经常用到的一种基本器件，主要用于两个数或者多个数的加和，加法器又分为半加器和全加器。半加器电路是指对两个输入数据位相加，输出一个结果位和进位。没有进位输入的加法器电路，是实现两个一位二进制数加法运算电路。全加器是在半加器基础上的升级版，除了加数和被加数之外还要加上上一位传来的进位信号。实验使用两个key作为加数和被加数，LED1作为结果位， …