mnl_avalon_spec-683091-667068 (1).pdfAvalon简介Avalon总线是一种协议较为简单的片内总线，Nios系统的所有外设都是通过Avalon总线与Nios CPU相接的，Nios通过Avalon总线与外界进行数据交换。接口有Slave和Master。slave是一个从控接口，而master是一个主控接口。主要特点所有外设 …
最新内容
ROM是只读存储器（Read Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦存储资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。 …
IP核是什么IP（Intellectual Property）知识产权，在半导体产业将IP核定义为“用于ASIC或FPGA中预先设计好的电路功能模块”。简言之，IP核即电路功能模块。在数字电路中，将常用的且比较复杂的功能模块设计成参数可修改的模块，让其他用户可以直接调用这些模块。IP核的存在形式分类依据：产品交付方式HDL语言形式--软核硬件描述语言：可进行 …
建立时间和保持时间建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。 保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。恢复时间和移除时间异步复位信号释放（对低电平有效的复位来说就是上跳沿）与紧跟其后的第一个时钟有效沿之间，有一个必须间隔的最小时间称为Trecovery（recovery …
主要特性1. 可采用 3 种不同的方式进行设计建模：行为级描述——使用过程化结构建模；数据流描述——使用连续赋值语句建模；结构化方式——使用门和模块例化语句描述。2. 两类数据类型：线网（wire）数据类型与寄存器（reg）数据类型，线网表示物理元件之间的连线，寄存器表示抽象的数据存储元件。3. 能够描述层次设计，可使用模块实例化描述任何层次。4. 用户定义 …
速度&面积原则面积：指一个设计消耗FPGACPLD的逻辑资源的数量，对于FPGA可以用消耗的FF和LUT来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。速度：指设计在芯片上稳定运行，所能达到的最高频率。这个频率由设计的时序状况来决定，和设计满足的时钟要求。面积和速度是一对对立统一的矛盾体，面积和速度的地位是不一样的。相比之下，满足时序、工作频率 …
FPGA是什么？FPGA(Field Programmable Gate Array) 是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的不足。FPGA的优势？灵活性可重编程、可定制；易于维护，方 …
I2C通信协议i2c（inter-integrated Circuit 集成电路总线）总线支持设备之间的短距离通信，用于处理器和一些外围设备之间的接口，需要两根信号线来完成信息交换。I2C协议把传输的消息分为两种类型的帧。地址帧：用于master指明消息发往哪个slave；数据帧：用于master发送数据到slave或者接收slave的数据；一次读写单位为8 …
组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。竞争与冒险：当一个逻辑门的两个输入信号同时向相反方向变化时，从变化开始达到稳定状态所需要的时间不同，称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。竞争与冒险的消除方法：加封锁脉冲。在输入信号产生竞争与冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的 …
在数字电路中，“门”就是能实现基本逻辑关系的电路，最基本的逻辑门是与门、或门、非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。数字电路或数字集成电路是由许多的逻辑门组成的复杂电路，主要进行数字信号的处理（01），抗干扰能力较强。数字集成电路有各种门电路 …