首页
留言本
登陆
首页
Verilog
Verilog
初始 Verilog HDL
语言简介 Verilog HDL 是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑...
yummy
2022-03-27 15:10:29
阅读:439
‹‹
‹
1
2
搜索
排行榜
热门文章
最多评论
随机文章
译码器
半加器
Verilog语法
组合逻辑电路&时序逻辑电路
ARM开发之SD卡文件系统读写
IIC、UART、SPI比较
RTOS操作系统多任务
数字电路设计——逻辑门电路
使用FPGA做串口收发实验
初始FPGA
Linux
初始 Verilog HDL
Verilog的结构
全连接神经网络
全连接神经网络C语言实现
卷积神经网络
单核通道单卷积
单通道池化
使用FPGA做串口收发实验
Xilinx FPGA 入门——流水灯
Avalon总线
FPGA时序分析和约束实例演练三
初始 Verilog HDL
FPGA时序分析和约束实例演练四
单核通道单卷积
使用锁相环时钟IP核
卷积神经网络
最近发表
vivado安装-2018.3
数据库管理系统概论课后习题--第三章 关系数据库标准语言SQL
数据库管理系统概论课后习题--第二章 关系数据库
数据库管理系统概论课后习题--第一章 绪论
RTOS操作系统多任务
ARM开发之SD卡文件系统读写
ARM的GPIO中断
ARM使用GPIO
ARM开发之hello world 串口打印
使用FPGA做串口收发实验
标签列表
文章归档
2024年4月 (1)
2024年3月 (2)
2024年2月 (1)
2022年5月 (8)
2022年4月 (28)
2022年3月 (13)