• 使用SDK固化FLASH代码固化

    一、实验目的:实现对设计生成的bit流,固化到FPGA启动配置的FLASH内。固化后,上电即可自动配置bit文件,掉电不丢失。二、ZYNQ工程建立三、固化前准备工作—ZYNQ处理器调用ZYNQ芯片...

    yummy 2022-05-01 10:32:04阅读:795
  • FIFO读写ILA在线调试

    一、实验目的    实现在线调试FPGA的IP核ILA,在FPGA运行的时候抓取逻辑信号波形做分析。二、ZYNQ工程建立三、新建Verilog文档搜索 IP Catalog调用...

    yummy 2022-04-30 16:29:21阅读:707
  • Vivado仿真及呼吸灯

    一、实验目的:设计实现呼吸灯,并对代码进行仿真。二、ZYNQ工程建立     1.新建工程,前文有详细的建立工程过程,这里不再赘述。    &nb...

    yummy 2022-04-30 14:06:29阅读:802
  • Xilinx FPGA 入门——流水灯

    一、实验目的:VIVADO建立一个FPGA开发工程,然后采用时序和计数实现LED的流水灯显示。二、ZYNQ工程建立打开Vivado软件,创建新工程点击next命名工程名,选择工程路径,点击next...

    yummy 2022-04-29 19:28:23阅读:596
  • 异步FIFO

    FIFO在硬件上是一种地址依次自增的Simple Dual Port RAM,按读数据和写数据工作的时钟域是否相同分为同步FIFO和异步FIFO,其中同步FIFO是指读时钟和写时钟为同步时钟,常用...

    yummy 2022-04-27 20:38:24阅读:657
  • SDRAM 读写操作

    SDRAM(Synchronous  Dynamic  Random  Access  Memory),同步动态随机存储器。SDRAM总存储容量 = L-B...

    yummy 2022-04-25 19:41:00阅读:651
  • FPGA基础 DDR3

    DDR3 SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)是一种电脑存储器规格。它属于SDRAM家族的存储器产品,提...

    yummy 2022-04-22 16:24:20阅读:652
  • Verilog分频器

    分频器是时序电路的基本器件,它的功能是对系统时钟或其他时钟进行分频产生所需要的时钟信号。分频有两种方式:一是通过HDL语言建模产生所需要的时钟信号,二是利用开发工具的PLL进行分频。前者分频灵活,...

    yummy 2022-04-21 15:27:36阅读:529
  • ​Avalon总线

    mnl_avalon_spec-683091-667068 (1).pdfAvalon简介Avalon总线是一种协议较为简单的片内总线,Nios系统的所有外设都是通过Avalon总线与Nios C...

    yummy 2022-04-21 10:05:10阅读:633
  • ROM IP核的调用

    ROM是只读存储器(Read Only Memory)的简称,是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦存储资料就无法再将之改变或删除,且资料不会因为电源关闭而消失。...

    yummy 2022-04-19 16:45:12阅读:665
今日头条

SoC PWM呼吸灯实验手册

实验原理PWM,英文名Pulse Width Modulation。是一种脉宽调制信号,广泛用于LED和电机控制等场合,4.类似于方波,...

FPGA时序分析和约束实例演练一

FPGA组成三要素可编程逻辑块、片内互联线(Programmable interconnect)、输出输出块(I/O)可编程逻辑块是实现...

FPGA时序分析和约束实例演练二

FPGA时序分析和时序约束时序分析:目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。数...

FPGA时序分析和约束实例演练三

分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟?这个需要时序分析来...

FPGA时序分析和约束实例演练四

基于Timequest软件来查看时序报告和分析时序路径查看时序报告,报告时钟、报告时钟最大频率、查看关键路径余量 Report Top...

关注我们

扫一扫关注我们,了解最新精彩内容